canal @canal@inari.opencocon.org
Chromium OSをビルドしてます
https://canal.idletime.be/
目標通りの性能、特性を持ったものが実現できれば、とても面白い。寝食を忘れて実装に没頭していると思っているのかもしれない。しかし、ここ数日、１２時間以上寝ていると思う。起きても、すぐに寝てしまうということを繰り返しているから睡眠時間は不明。
ブログ書きました。
「Xilinxの論理合成ツールと勝負してみた」
http://icf.hatenablog.com/entry/2018/09/15/052626
ICF3-Fは1999年のICF3のレプリカにしようかと思っていましたがFPGAに最適化したら、レプリカと呼べないくらい違うものになってしまいました。ICF3のレプリカを別に作って売るとか、考えられますが、僕には当面時間がないので、誰かやりたい人とか、ありますか？
ICF3-F(商用版)の進捗が気になった人もあるかと思ったので暗号プロセッサのブロック図を公開してみます。
僕が会社で大活躍したことは明らかで、国としてみても評価される成果をあげたにも関わらず、給料を１３年以上止められ、文句を言えば、いじめで、この明らかに問題な状況から助かろうとするにも、かなり努力が必要だという認識をされられて、がっかり。みんなも冷たいよね。
IBMの5倍の性能だったSHA-1の論理を僕に代わって実装した人は、その後、会議でステートマシンすら知らない素人だということがバレたことがあった。(もちろん僕も知らなかったが反応はできた。)まぁ、これが事業部の仕事ぶり。
FBでNECの昔の画像プロセッサが話題になったみたい。
http://www.st.rim.or.jp/~nkomatsu/nec/uPD7281.html
デンソーが新領域プロセッサとしてデータフロープロセッサを発表したからなんだけど、データフロープロセッサなら、NECがとっくの昔に出してるよみたいな。
NECのデータフロープロセッサの説明記事を読んでいくと画像処理プロセッサらしいんだけど32bitの高性能CPUが出てきたから、いらなくなったとか。
ちなみにICF3-Fはデータフローではない。RSAの演算はたくさんのゲートを使って並列に演算させることが難しいのを、なんとか並列に演算できるような、方式を考え出したところが、ICF3-Fのいいところです。鍵長が長くなるとCPUでは絶対性能でICF3-Fに勝てなくなる予定で、SSLの応答性能が重要な場合、消費電力の話とあわせてICF3-Fが、いいんじゃないかなぁという。
CPUでRSAを計算させた性能を、探しまくっている人とか、いそう。
DSP 90個のFPGAでRSA 2048が3.2msと試算してるけど、45個×2で演算する実装も、それほど難しくない。絶対にデバイスに入る保証はないけど。それができると2.4msが可能になる。これを16384bitに換算すると、、、なのです。
理論的にはRSAの鍵長が２倍になると演算量は8倍です。ICF3-Fは鍵長が２倍になると演算器を２倍にできるアーキテクチャなので処理時間が４倍ですがCPUでは並列性を抽出できず８倍になると思います。もしできても無駄が多く消費電力が厳しくなる。鍵長がさらに大きくなればCPUとの差はもっとでると。
えっと「RSA 16384bitの性能なら俺のほうが勝っている」とか聞こえてきますが、5nmプロセスとか、Virtex UltraScale+みたいなハイエンドデバイスの前提とかないですよね。僕のはブログに書いてますがArtix-7で比較的ローエンドなデバイスです。もちろん必要ならハイエンドデバイスも考えるのですが。
計算ミスしてました。ブログ「ICF3-Fの技術と今後について」
http://icf.hatenablog.com/entry/2018/09/03/155658
内容に大きな影響はないです。すいません。
ブログ書きました。
「ICF3-Fの技術と今後について」
http://icf.hatenablog.com/entry/2018/09/03/155658
珍しく書き殴ることをしないで丁寧に書いているので、読めます。
CPUではRSAの鍵長が長くなると性能が劇的に劣化するようです。
「RSA 8192bitの性能を測定するソースコード」
https://qiita.com/izuna/items/c79609e8308675713f8c
他人を悪く言う場合、細心の注意を払うようにしている。自分も、良く、都合のいい勘違いをされて、悪く言われることが多いからだ。「独自性については考えるべき点」と言ったのは、製品化されていれば別だが論文発表の時点では、あまり目新しいものではないのでは？基数のパラメータ化が売りなのかと。
[補足] IEEE 2011年 東北大の論文。
東北大のRSAプロセッサのアーキテクチャの独自性については考えるべき点がある。詳しく見切れていないが、これも最下位ビットからのブロッドキャストの問題で鍵が長くなると周波数が落ちる。
偶然だったがICF3-Fは周波数が落ちないアーキテクチャになったのです。
これがインターネットの既存システムの延命に役立つかもと。
IEEE 2011年 東北大の論文。
https://ieeexplore.ieee.org/document/5497217/
基数2^8～2^128のRSAプロセッサです。基数をパラメータ化しているところが特徴のようです。僕のICF3-Fの基数は2^17だから、どうなの？と思った人いたかも。ICF3-FはXilinxのDSPを最大限活かすためブロック毎に全加算をしている。このためキャリーの後処理を自作している。
ICF3-Fは論文的には全く別物。
IEEE 2009年、広島大の論文。Xilinx FPGAで136個の乗算器(DSP)と136個のBRAMでRSA 1024bitの計算。ちなみに僕が今開発中なのはDSP 45個だけでBRAM不要。僕の効率の良さがなんとなくわかる？(広島大学さま、ごめん😅) 汎用レジスタにBRAMを使うけどRSAの計算だけなら不要。
IEEE 2017年の論文、XilinxのZynqを使ったRSAの高速化みたい。
論文の概要の最後に「効率的なRSAの実装を探すことは、いまだ、情報セキュリティの分野で重要である」←これ、いいなぁ😀
